1樓：手機使用者
1、cmos與非門電路多餘輸入端的處理
與非門電路的邏輯功能是輸入訊號只要有低電平．輸出訊號就是高電平．
只有當輸入訊號全部為高電平時．輸出訊號才是低電平。所以某輸入端輸入電平為高電平時．對電路的邏輯功能並無影響．即其它使用的輸入端與輸出
端之間仍具有與或者與非邏輯功能。這樣對於cmos與門、與非門電路的多餘輸入端就應採用高電平,即可通過限流電阻接電源。
2. ttl與非門電路多餘輸入端的處理
對於ttl 與非門，只要電路輸入端有低電平輸入，輸出就為高電平．只有輸入端全部為高電平時．輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響．根據這一特點應採用以下四種方法
1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端併聯使用。
ttl與非門電路多餘輸入端的處理方法
2樓：我的行雲筆記
對於ttl 與非門，只要電路輸入端有低電平輸入，輸出就為高電平，只有輸入端全部為高電平時，輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響，根據這一特點應採用以下四種方法 :
1、將多餘輸入端接高電平，即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空此時輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平4、當ttl閘電路的工作速度不高，訊號源驅動能力較強多餘輸入端也可與使用的輸入端併聯使用。
3樓：匿名使用者
1、cmos與非門電路多餘輸入端的處理
與非門電路的邏輯功能是輸入訊號只要有低電平．輸出訊號就是高電平．
只有當輸入訊號全部為高電平時．輸出訊號才是低電平。所以某輸入端輸入電平為高電平時．對電路的邏輯功能並無影響．即其它使用的輸入端與輸出
端之間仍具有與或者與非邏輯功能。這樣對於cmos與門、與非門電路的多餘輸入端就應採用高電平,即可通過限流電阻接電源。
2. ttl與非門電路多餘輸入端的處理
對於ttl 與非門，只要電路輸入端有低電平輸入，輸出就為高電平．只有輸入端全部為高電平時．輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響．根據這一特點應採用以下四種方法
1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端併聯使用。
4樓：七先生是遊戲鬼才
這個處理方法還是非常簡單，你可以找專業的工作人員來給你解決一下。
5樓：陳堅道
與非門邏輯關係的等點：
只有當全部輸入端都處於高電平時，輸出端才呈現低電平；只要有乙個輸入端處於低電平，輸出端就輸出高電平。
與非門電路多餘輸入端必須與其它使用的輸入端併聯或串接限流電阻接+電源。
6樓：匿名使用者
與非門的任意乙個輸入端是低電平，則其它的輸入端無論怎樣變化，輸出永遠是高電平，所以，與非門多餘的輸入端必須要接電源正端，否則會阻斷其它輸入端的訊號的。
在數位電路中「ttl」與「非門」多餘的輸入端應如何處理？有幾種方法？
7樓：新醬
ttl與非門電抄路多餘輸
入端的處襲理有四種方法 ：
1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端併聯使用。
非門：非門（英文notgate），又稱反相器，是邏輯電路的基本單元，非門有乙個輸入和乙個輸出端。非門是基本的邏輯門，因此在ttl和cmos積體電路中都是可以使用的。
別稱 ：
反相器適用領域範圍：
邏輯 外文名：
not gate
應用學科：
物理實質：
邏輯電路的基本單元
ttl閘電路與cmos閘電路各有什麼特點,它們多餘的輸入端該如何處理
8樓：匿名使用者
呵呵，特點得bai細究du很多東西，就是相關zhi器件效能問題。
daottl門是由晶體三極體和一
回些電阻組成，答而cmos門是mos門的一種，由p型和n型溝道兩種絕緣柵場效電晶體（有些有電阻）組成。所以，ttl門輸出內阻較低(一般只有幾歐到幾十歐），電壓擺幅較小，靜態功耗相對較大(1~22mw），抗干擾能力較弱；cmos門輸出內阻很大，電壓擺幅較大(3~20v)，靜態功耗很小抗干擾能力較強。等等。
它們多餘的輸入端處理大致相同，或門、或非門及與或非門可接低電平或，具體措施是通過小於500歐（cmos接任意大小的電阻）的電阻接地或直接接地。與門和與非門接高電平，具體措施是通過電阻（約幾千歐）接ucc或udd,ttl 門還可以通過大於2千歐的電阻接地。大致就這樣，在有需要和允許的情況下還可以和有用端併聯連線。
在數位電路中ttl與非門的多餘的輸入端應如何處理？有幾種方法？ 20
9樓：湯瑞愛
ttl與非門在使用時如果有多餘端子不用一般不應懸空，有以下處理方式：
1.將其經1~3千歐電阻接正電源正端
2.接高電平vh
3.與其他訊號輸入端並接使用
ps:或非及或閘電路的多餘輸入端子應接低電平。與門其輸入端子必須接低電平
10樓：新醬
ttl與非門電路多餘
輸入端的處理有四種方法 ：
1、將多餘輸入端接高電平．即通過限流電阻與電源相連線。
2、根據ttl閘電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當ttl閘電路的工作速度不高．訊號源驅動能力較強．多餘輸入端也可與使用的輸入端併聯使用。
非門：非門（英文notgate），又稱反相器，是邏輯電路的基本單元，非門有乙個輸入和乙個輸出端。非門是基本的邏輯門，因此在ttl和cmos積體電路中都是可以使用的。
別稱 ：
反相器適用領域範圍：
邏輯 外文名：
not gate
應用學科：
物理實質：
邏輯電路的基本單元
11樓：奮鬥小朱
對於ttl電路，與非門多餘的不接，相當於高電平，故對於與非門多餘的可以接高電平或懸空；
對於cmos電路，多餘的門不接，狀態不確定，故只能接高電平！
12樓：匿名使用者
第一、接高電平；第
二、懸空。
13樓：風雷小草
接高電平，如果是或非門，則應接低電平。
在使用或非門或與非門時,對多餘輸入端的處理方法有什麼區別?
14樓：匿名使用者
對cmos電路，不用的輸入端不能懸空，與非門不用的輸入端接高電平；或非門接低電平。
ttl與非門電路多餘輸入端應接_電平，ttl或非門電路多餘輸入端應接_電平
15樓：匿名使用者
ttl與非門電路多餘輸入端應接 "高" 電平，ttl或非門電路多餘輸入端應接 "低" 電平。
16樓：雕骨樓蘭
第乙個，與非門電路接高電平
或非門接低電平
數位電路,兩輸入與非門和兩輸入或非門的特點是
與非門就是與門與非門的串接,其邏輯狀態為 有0出1,全1出0,即當兩輸入只要專有乙個為低時輸出就為高屬,當兩輸入都為高時輸出為低。或非門就是或門與非門的串接,其邏輯狀態為 有1出0,全0出1,即當兩輸入只要有乙個為高時輸出就為低,當兩輸入都為低時輸出為高。74ls02就是或非門。74ls32是或門。...
將二輸入端的與非門或非門異或門作為反相器使用時各輸入
奶味女人 與非門邏輯表示式 y a b 或非門邏輯表示式 f a b 與非門 英語 nand gate 是數位電路的一種基本邏輯電路。是與門和非門的疊加，有多個輸入和一個輸出。若當輸入均為高電平 1 則輸出為低電平 0 若輸入中至少有一個為低電平 0 則輸出為高電平 1 與非門可以看作是與門和非門的...
試用兩輸入與非門設計3輸入的組合邏輯電路
你要求兩輸入端的與非門，就得用三 個 級電路，前兩個表決，最後乙個反相就行。邏輯一樣。用乙個三輸入的和乙個單輸入的與非門就簡單的多。用2輸入與非門設計乙個3輸入的組合邏輯電路。當輸入的二進位製碼小於3時，輸出為0 輸入大於等於3時，輸出1 根據要求分 bai別設a b c 三個輸入代 du表二進位制...