1樓：墨汁諾
ttl邏輯門輸入
bai端通過小電du
阻入地，相當於接低電平；zhi通過大電阻dao入地，相當於接高電平；回
如果接在vcc上，無答論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
ttl輸入端是內部三極體發射極，其內部有基極上拉電阻，因此ttl輸入端接低電平時有電流通過·輸入端入地，這樣才能輸入低電平邏輯；如果輸入端接大電阻或開路，輸入端就會產生較大的電壓降，當這個電壓降接近或高於3.6v，ttl就會認為是輸入高電平。
2樓：匿名使用者
ttl邏輯門輸入端通過小電阻入地，相當於接低電平；
通過大電阻入地，相當於接版高電平；
如果接在權vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；
大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」，兩個oc門的輸出只要有乙個為0，則輸出就是0，否則為1。
3樓：鵬
接大電阻接地是高電平，小電阻接地是低電平
4樓：匿名使用者
這種接法叫下拉，在沒有其它高電平的時候，會把這點的電平拉到0.如果你接上內5v電壓，它就變成高容的，撤去後，又恢復低電平。它在沒有其它輸入的情況下是0。
同理接到5v就是上拉，沒有其它輸入的時候，就是高電平，輸入0的時候就變成0，不影響的。這種做法就是減弱其它未知狀態作用，如脈衝干擾什麼的
5樓：匿名使用者
輸入端接乙個電阻到地就變成了低電平.
6樓：老七九蕾蕾
高啊，電阻上有電壓的
邏輯閘電路 輸入端接電阻問題
7樓：
ttl邏輯門輸入端通過小電阻入地，相當於接低電平；
通過大電阻入地，相當於回
接高電平；
如果接在vcc上，無論是直接相連、通過小電阻、通過大電阻，都是輸入的高電平；
大電阻指的是大於「開門電阻」，小電阻指的是小於「關門電阻」。
oc門的輸出相「線與」，兩個oc門的輸出只要有乙個為0，則輸出就是0，否則為1.
解釋：oc 指的是開集電極輸出，npn三極體發射極接地，從集電極輸出。顯然如果三極體開通，則集電極為0；如答果不開通，集電極懸空的話，既不是1也不是0，所以往往要通過外接電阻連到vcc,
兩oc門三極體集電極連在一起，又通過電阻接到vcc,當然是只要乙個開通，輸出就是0
沒有畫圖，因為上傳**很可能不能提交，見諒。
望採納。
8樓：匿名使用者
輸入端接ucc是高電平，接地是低電平。
為什麼cmos閘電路的輸入端通過電阻接地時，總是相當於低電平
9樓：墨汁諾
就是把輸入端通過電阻接到了地，***s元件是電壓控制的，輸入電流很小（近乎是0），版在電阻上的權
壓差幾乎是0（歐姆定律），也就是電阻兩端電位相等，地就是0電位，就是低電平。
因為cmos電路輸入阻抗很高，輸入端通過電阻接地時，所以相當於低電平。
cmos是高阻抗電路，輸入端通過電阻接地就是把輸入端下拉到低電平，因為這個電阻遠小於輸入阻抗。
10樓：很是感動
因為cmos電路輸入阻抗很高，輸入端通過電阻接地時，所以相當於低電平。
簡單的邏輯閘電路 判斷各門電路輸出是什麼狀態(高電平,低電平還是高阻態). 5
11樓：電氣工程小王子
第一幅圖為與非門，第乙個輸入端接高電平，第二個輸入接電阻接地，即低電平，所以輸出為高電平；
第二幅圖為或非門，第乙個輸入端為高電平，此時無論第二個輸入端是高電平還是低電平，輸出都為低電平；
第三幅圖兩個與門後經過乙個或非門，由於第乙個與門輸出結果為1，所以經過或非門後，輸出結果為0；
第四幅圖上面那個與非門輸出為低電平，無論下面那個與非門輸出為什麼，輸出端電位都會被拉低，所以為0
ttl同或門輸入端通過100k歐電阻接地，相當於高電平還是低電平？
12樓：匿名使用者
ttl同或門輸入端通過100k歐電阻接地，輸入端輸入相當於高電平。
CMOS整合邏輯門的多餘輸入端如何處理
1 cmos 整合邏輯門的多餘輸入端必須接到固定電壓上 高,低電平都可以 不允許懸空。2 懸空的cmos輸入端將會由於干擾而產生功耗的大幅上公升。並影響正常使用邏輯閘電路的工作。s閘電路的多餘輸入端一般如何處理 對於多餘的輸入端頭要根據電路的功能分別處置。與門和與非門 多餘端應接高電平。或門和或非門...
怎樣判斷閘電路邏輯功能是否正常，基本邏輯閘電路邏輯功能
通過各對應輸入 輸出端的檢測，把檢測結果列為真值表，根據真值表來判斷閘電路的邏輯功能是否正常。只要是靜態與動態與其邏輯相符一般就是好的。並且0電平與1電平在其內要求的範圍內。可以用邏容輯筆,或萬用表來測量。門 是這樣的一種電路 它規定各個輸入訊號之間滿足某種邏輯關係時，才有訊號輸出，通常有下列三種閘...
閘電路多餘輸入端接地和接0，懸空和接1各有什麼區別
多餘輸入端接地和接0是乙個意思，都是接的低電位 懸空和接1也是乙個意思，都是高電位。但是cmos電路的輸入端是不允許懸空的，因為懸空會使電位不定，破壞正常的邏輯關係。另外，懸空時輸入阻抗高，易受外界雜訊干擾，使電路產生誤動作，而且也極易造成柵極感應靜電而擊穿。所以 與 門，與非 門的多餘輸入端要接高...